# Patent Abstracts of Japan

PUBLICATION NUMBER : JP4072733
PUBLICATION DATE : 06-03-92
APPLICATION NUMBER : JP900185670
APPLICATION DATE : 13-07-90

VOL: 16 NO: 285 (E - 1222) AB. DATE : 24-06-1992 PAT: A 4072733


PATENTEE: SHARP CORP PATENT DATE: 06-03-1992

INVENTOR : ONISHI SHIGEO

INT.CL. : H01L21/3205

TITLE : MANUFACTURE OF SEMICONDUCTOR

DEVICE



ABSTRACT

: PURPOSE: To enhance the electromigration resistance by a method wherein, when a two layer wiring comprising Al.Si/W films is formed, the layer, after depositing a W film, is heat-treated to increase the grain size.

CONSTITUTION: A BPSG film 5 is laminated on an Si substrate 4 having diffused region such as a gate electrode 1, a source 2 and a drain 3 and then a contact hole 6 connecting to the drain 3 is formed, next a thin TiN film 7 is deposited to enhance the bond properties between and SiO2 also to avoid the reaction of W to Si. Later a W film 8 is formed by CVD process. Next, the whole body is heat-treated in a furnace. At this time, since the surface of the W film 8 is oxidized by sucked-in oxygen in an ordinary electric furnace, an RTA(rapid thermal annealing) furnace shall be used. Later, an Al Si film 9 is deposited to form the grains in relatively large size so that the electromigration resistance may be enhanced.

⑲ 日本国特許庁(JP)

11) 特許出願公開

# ⑫ 公 開 特 許 公 報(A)

平4-72733

®Int. Cl.⁵

識別記号

庁内整理番号

四公開 平成4年(1992)3月6日

H 01 L 21/3205

6810-4M 6810-4M

H 01 L 21/88

R M

審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称 半導体装置の製造方法

②特 顧 平2-185670

②出 類 平2(1990)7月13日

@発 明 者 大 西 茂 夫 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

勿出 顧 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

四代 理 人 弁理士 野河 信太郎

# 明細書

#### 1. 発明の名称

半導体装置の製造方法

#### 2. 特許請求の転回

- コンタクトホールを育する半導体基板上に 数細機層配線を形成するに擦して、
- (i) コンタクトホールを含む半導体基板上に、 全面に、輝いパリア層を介してW(タングステン) 底を装層し、
- (ii) 無処理を付して、上記W(タングステン) 裏を、これを構成するタングステンよりも大きな グレインサイズのタングステンから実質的に構成 されるグレインサイズの大きなW(タングステン) 展に変換し、
- (iii) 続いて、全面に、Al·Si裏を表層して 上層がAl·Si裏からなり、下層がグレインサイズの大きなW裏からなる2層配線を形成すること を※欲とする半導体装置の製造方法。

この発明は、半導体装置の製造方法に関し、更 に詳しくはコンタクトホールを有する半導体 悪板 上に散細装層配線を形成することに関するもので ある。

#### (ロ)従来の技術

従来のこの種LSIの景部配線においては、パリアメタルとなるTiN膜やTiW膜を用いたAI・Si/Ti・NやAI・Si/Ti・Wの看層配線構造が用いられている。特に、CVD-W膜はステップカパレッジが良好なためコンタクトの大埋めに対しても有効になる。このため配線部として上層にAI・Si裏を用い、下層にW裏を用いた2層配線構造のものが提案されている。

#### (ハ)発明が解決しようとする課題

しかし、Al・Si/Wの装備配線を用いた場合、 Al・Si単層版に比べAlのグレインサイズが小 さくなり、その結果としてエレクトロマイグレー ション計性が劣化する。

## 特開平4-72733 (2)

すなわち、基本的に、W(タングステン)はW(110)面が配向し易く、Al(アルミニウム)はAl(111)面が配向し易い、という特徴を持っている。

例えば、第2図(a)(b)に示すように、W(110)面とA1(111)面は同じ原子配列を有し、また原子間距離もほぼ同じである。それ故、W裏上にA1・Si膜をスパッタするのに無し、下地の影響を受け易くなる。

一般的に、W膜はB.1はR程度のグレインサイズを有するため、上層 A 1のグレインサイズも、単層の A 1・S i 膜の場合に比べ小さくなる。そして、配線後に、通常408で前後の無処理を行っているが、400で前後の温度では下地W線のグレインが成長しにくいため、上層部の A 1・S i 膜も成長したくくなる。

(二)課題を解決するための手段および作用 この発明は、コンタクトホールを育する半導体 基板上に微細被層配築を形成するに際して、(i)

コンタクトホールを含む半導体基板上に、全面に、

レイン3の拡散領域を有するSi基板4上の全面にBPSG裏5を機能した後、ドレイン3に通ずるコンタクトホール6を形成し、次に、WとSiO<sub>1</sub>との密着性を上げ、WとSiとの反応を防止するためにパリア層として薄いTi・N膜(腹阜SOO 入)7を堆積する。

その後、CVD法により、W膜 8 を形成する。 次に、炉内で600~900℃の温度で無処理を行う。 なお、この時、通常の電気炉では散業の巻き込

みによりW収8の表面が酸化されてしまう。そのため、RTA(Rapid Thermal Anneal)炉を用いる必要がある。

その後、Al·Si模9を堆積するが、比較的大 まなグレインが形成される事になり、その結果と してエレクトロマイグレーション耐性が向上され る事になる。

## (へ) 発明の効果

以上のようにこの発明によれば、Al·Si/W の暗画印象を彩成するに際して、Wデポ後に熱処

層いパリア層を介してW(タングステン)膜を装 層し、(ii) 無処理を付して、上記W(タングス テン)膜を、これを構成するタングステンよりも 大きなグレインサイズのタングステンかう実質的 に構成されるグレインサイズの大きなW(タング ステン)膜に変換し、(iii) 続いて、全面に、 Al・Si膜を装膺して上層がAl・Si膜からなり、 下層がグレインサイズの大きなW膜からなる2層 配線を形成することを特徴とする半導体装置の製 造方法である。

すなわち、この発明は、Al・Si/W裏の2層 配線を形成するに際して、W裏堆接後に無処理を 行いグレインサイズを大きくし、それにより上層 Al・Si裏のグレインサイズを大きくできてエレ クトロマイグレーション耐性を向上できるように したものである。

#### (ホ)実施例

以下に、具体的に実施例を第1図を用いて説明 を行う。

第1団において、ゲート電振1、ソース2、ド

うにしたので、配線上層のAl・Si裏のAlのグレインサイズを大きくでき、エレクトロマイグレーション耐性を向上できる効果がある。

#### 4.図面の簡単な説明


第1図はこの発明の一実施例を用いて製造された半導体装置の要部構成説明図、第2図(a)および(b)はそれぞれタングステン(W)膜およびアルミニウム(A1)膜の原子配列を示す図である。

4 ······· S i 基板、 7 ······· T i ··· N 膜(パリア層)、 8 ······· グレインサイズの大きなW 順、 9 ······· A 1 ·· S i 膜。

代理人 弁理士 野河 儒太郎

# 特開平4-72733 (3)

第1日



第 2 図

